第二届半导体辐射探测器研讨会暨国际高层论坛 Second Workshop of Semiconductor Radiation Detectors and International High Level Forum

As an emerging silicon detector, SiPM has the characteristics of high sensitivity, small size, low bias voltage and insensitivity to magnetic field. Widely used in medical imaging, particle detection, light detection and other fields. For PFA-supported calorimeter like ECAL in CEPC, SiPMs often form an array with scintillators to form a dense array of detectors. Therefore, it puts forward low...

为了实现片上微波信号的直接输出，我们提出了基于InP/InGaAsP材料体系探测器与激光器采用同一有源量子阱结构的集成方案。所制备探测器与Fabry-Parot激光器的集成器件共脊波导，采用湿法腐蚀加离子注入实现不同器件之间的电隔离，隔离电阻约为60 kΩ。探测器在-3 V反偏电压下,暗电流低于10 μA，C波段的响应度大于0.4 mA/mW, -3-dB带宽大于10 GHz，饱和输出电流大于26 mA。

Space Charge Sign Inversion(SCSI) fluences (φ) of detectors using various low resistivity N-type Silicon bulk material have been calculated. For a given value of (N) in set of 5.00×1013, 1.00×1014, 5.00×1014, 1.00×1015 neq/cm2 (neq:1 MeV neutron equivalent), we used the the oretical calculated full depletion voltage for 3D-Trench electrode detector (V) to determination the corresponding...

A new guard system has been proposed based on the experience of the development of Si Mini-Pad detectors. The new GR system is a multi-guard-ring system with segmented n+ implants between them to prevent the punch-through of electric field through the GR’s to reach the detector dicing edge. 2D processing and device simulations have shown that with this new GR system, one achieve 1)...

针对电子个人剂量计对计数型二进制输出前端读出ASIC的设计需求，介绍了一种面向Si-PIN探测器应用的低噪声、低功耗和高计数率前端读出专用集成电路（ASIC）的设计技术，同时给出了该ASIC的性能测试结果。该ASIC包括四个具有数字接口的模拟前端通道。每个通道主要包括电荷灵敏放大器、有源滤波成形器、输出缓冲器、甄别器和数模转换器。为方便MCU控制，该ASIC采用标准的I2C接口和寄存器进行数据配置。在超低功耗和高计数率条件下，对ASIC进行低噪声设计是极具挑战的,本文对等效噪声电荷（ENC）的建模进行了讨论，给出了低噪声优化电路设计方法。采用0.35μm CMOS混合信号工艺设计了一款原理样片，该芯片尺寸为2.4 mm×2.4 mm，测试结果如下：输入电荷为0.2fC～15fC，等效噪声电荷为139 e-＋19...

像素型传感器的读出通道数随像素面阵增加，当芯片面积较大时，片上电源线和地线上的寄生将不能忽视。这些寄生参数使得通道间串扰更为严重，甚至引入读出电路的反馈回路中，从而造成电路发生振荡，无法正常工作。为了解决该难题，本文提出了一种可全集成在一个通道内的双输出线性稳压器。这样每个通道之间的电源相互隔离，可以减少串扰，也避免走线寄生对读出电路造成影响。该稳压器可以分别输出模拟电路电源和数字电路电源，避免数字电路对模拟电路的干扰。为了减小芯片面积，稳压器的两路输出复用了部分电路。所提出的电路采用0.25$\mu m$商用标准CMOS工艺实现。芯片面积为480$\mu m \times 153\mu m$。消耗的静态电流为25$\mu A$。最大负载电流为2mA。

本文研究的三维开阖式盒型电极探测器，采用超纯高阻硅作为材料，其沟槽电极可以贯穿刻蚀至探测器的整个硅体，消除在传统的三维沟槽电极探测器中的低电场区域。通过比较仿真结果，可以得到最优化的设计。研究探测器的电学性能及其重要，尤其是决定探测器的应用环境以及在强辐照环境下的工作性能时，像大型粒子对撞机或超大型粒子对撞机中的应用。我们用silvaco中的TCAD来模拟探测器的电学性能，如电场强度，电势分布，I-V特性，C-V特性，电荷收集性能，全耗尽电压等。分析仿真结果后我们发现三维开阖式盒型电极探测器中的电场和电势分布十分均匀，探测器的电荷收集性能等符合设计要求，因而得出探测器能在强辐照环境下正常工作的结论。

硅探测器广泛应用于高能和核物理实验，受到严重的辐射损伤，导致探测器性能下降。这些退化包括泄漏电流的显著增加、体电阻率、空间电荷浓度和自由载流子捕获。随着辐射剂量的不断增加，Si探测器对这种超高辐射的耐受性越来越强。为了提高半导体探测器的辐射电阻，BNL于2005年底提出了三维沟槽Si探测器结构。在对三维沟槽硅探测器的研究基础上，开发了可调的三维地沟硅检测仪的中央采集电极，以提高探测器的性能。新探测器单元的优点是可调，给出了两种调节方式。利用3D TCAD工具对探测器进行了仿真。研究了泄漏电流、自由载流子捕获和中心集电极变化的死区。

本文提出了一种基于闭合式壳型电极探测器(CSED, Closed Shell-Electrode Detector)的互嵌式壳型电极探测器—(ISED，Interleaved Shell-Electrode Detector，中国专利 #zl201721077852.6)，通过减少死区来提高电荷收集效率。本文将对ISED的新设计理念进行详细的讨论。利用SILVACO TCAD工具对ISED的电学特性进行了三维模拟，包括电势分布和电场分布。在可形成有效阵列的 “组合单元”中，ISED由嵌套的壳型电极引入的死区是CSED中的一半。并且ISED单元中交错壳型电极引入的对电性能的干扰是最小的，并且低电场区保持在方形单元内的两个对角上。本文还对探测器的全耗尽电压、电容、击穿电压、I-V和C-V特性进行了模拟，并给出了结果。

单片有源像素探测器（Monolithic Active Pixel...

本文以TCAD-Silvaco仿真为基础研究了不同结构变中央电极式三维沟槽电极硅探测器受辐照损伤的影响。其研究主要分为两部分：1、不同结构探测器漏电流受辐照损伤的影响；2、不同结构探测器全耗尽电压受辐照损伤的影响。最后通过研究给出了应用于高能物理实验的探测器要求。

我们主要研究了漏电流对三维沟槽电极硅探测器性能的影响。由扩散电流、产生电流和表面漏电流三部分电流构成的探测器漏电流在不同情况下所受各种电流影响不同。漏电流是影响探测器性能的一个重要因素，在探测器的制造过程中，或者受到辐照以后，会在探测器中形成一系列缺陷，特别是在探测器受到辐照以后，由于深能级缺陷引起的漏电流会显著增加，这是因为产生的缺陷能级在探测器中作为产生中心与复合中心，促进了载流子的跃迁。在本文仿真中可以看出，随着在负极（沟槽壁）上加的电压逐渐增大，漏电流会显著增大，直到漏电流达到饱和。在仿真中主要考虑的是产生电流的影响，其大小主要由耗尽区域的体积决定。 关键词：硅探测器 辐照通量 漏电流

我们主要研究了被不同剂量辐射过的圆柱形三维沟槽电极硅探测器电荷收集与粒子入射位置的关系，包括有无辐照条件对电荷收集的影响、不同质子辐照通量条件下的电荷收集。仿真结果表明：（1）对于没有受到辐射照射的探测器，电荷收集值不随最小电离粒子 (minimum ionizing particle，MIP) 入射位置而发生改变，即电荷收集值始终为一常数，不存在陷阱能级对漂移载流子的俘获现象；（2）对于受到辐射照射的探测器，电荷收集值与MIP入射位置有关；（3）随着辐照通量的增加，电荷收集值减少，这是因为由缺陷引起的电荷俘获率也随辐射剂量的增加而增加。 关键词：硅探测器 辐照通量 电荷收集 电荷俘获

本文介绍了一种匹配冷却型半导体探测器的开关复位型前放芯片CPRE_SW2，探索其三种不同的复位工作模式，实现对探测器信号的预处理，具有高能量分辨率低噪声的优点。文中给出了芯片的电子学测试过程及与实际探测器联调结果，并针对单粒子锁定效应对芯片进行了辐照试验。

摘要： 信噪比是高性能探测器的重要参数，减少探测器噪声一直是科研人员研究探测器的主要目标。本文提出了一种新型的低电容硅像元探测器，其目的就是为了降低电子噪声，提高探测器性能。该探测器是一种新的电极几何结构，有效电极面积减小，结构新颖，同时保持敏感部分体积不变。本文利用三维软件silvacoTCAD对探测器的各种特性进行了详细的模拟，这些特性包括电场，电势，全耗尽电压和电容。通过这些仿真，模拟和计算，与传统探测器比较，得出了新的结论。 关键词：低噪声，像素探测仪，全耗尽电压

传统的硅像素探测器阳极、阴极均被金属电极覆盖，较大的有效电极面积使得探测器的电容较大。而电容在探测器中是一个敏感因素，因为它直接影响到探测器工作的噪声与串扰。我们所设计的新型低电容硅像素探测器是在基于减少有效几何电极面积,同时保持探测器有效体积不变的基础上提出。我们借助半导体器件仿真软件（Sentaurus TCAD）对探测器的电特性包括静电势、电场、电子浓度和电容进行了仿真。并与传统硅像素探测器对比，从而得到新型硅像素探测器比传统硅像素探测器电容小的优点。

摘 要：本文的研究是通过减少探测器有效电极面积来减少探测器电容。我们设计了一种拥有新型电极（阴极）的像素探测器，它拥有的有效电极面积小于传统探测器的。我们模拟了该探测器电场分布、电势分布、电子浓度分布以及电容等探测器的电学特性。通过这些模拟，获得了探测器全耗尽电压（Vfd）。本文发现，在该探测器中，Vfd值比传统电极形状的探测器要大，但电容比传统电极形状的探测器要小。

为了研究方形三维沟槽电极硅探测器相邻单元之间相干性的影响因素问题，根据Ramo理论提出的电信号产生原理，本文以分析比重场为研究手段，利用仿真工具Silvaco TCAD仿真出方形三维沟槽电极硅探测器的结构，采取最小电离粒子（MIP）从探测器上部垂直入射的方式，通过改变高能粒子入射的位置和探测器的沟槽深度，来研究探测器相邻单元之间的相干性影响因素。

作为一种半导体器件，MOSFET的阈值电压对环境温度有密切的依赖关系，同时，辐射感生氧化层正电荷和界面态的生产和退火过程也受到温度的强烈影响。在PMOS剂量计的应用的许多场合，如航天器内、外环境中，温度有较大的变化范围。因此，温度补偿技术对测量结果的影响是PMOS剂量计应用中面临的一个重要的关键技术难点。目前在国内外PMOS剂量计技术中利用“零温度系数点”，通过选择器件的工作电流，我们就可以在不增加系统复杂性的下克服由于温度效应带来的PMOSFET阈电压的变化。但这种方法也有其局限性，如器件的结构和累积辐照剂量等因素直接影响了零温度系数技术的温度校正效果。因此，研究零温度系数技术应用于POMS剂量计的性能，为最大限度的减少剂量监测就显得尤为重要。 本研究采用的零温度系数点的测试方法是在-25℃～55℃范围内选出-25℃、0℃、室温、+55℃这4个恒定温度点下进行测试。将PMOS管的...

设计了硅像素探测器JadePix-1的高精度读出系统C_HDDAQ，适用于读出时钟频率中等、分辨要求高、读出通道多、总数据量大的半导体探测器读出应用，具有一定的通用性。采用“三段式”架构，读出子板对探测器模拟信号进行低噪声放大;母板提供低噪声电源和多通道、高精度模数信号转换；商用开发板对系统进行控制和数据打包、处理，最终信号经PCIe总线传输到上位机。经测试，读出系统工作稳定，性能良好，系统噪声约3.5 e-，满足JadePix-1读出需求，同时基于此系统对探测器芯片性能进行了一系列测试，得到芯片噪声水平、像素增益、电荷收集效率及功耗等参数，结果满足CEPC CMOS硅像素探测器项目指标。